

به نام خالق زیبایی ها



گزارش سوم آزمایشگاه FPGA

گروه چهارشنبه عصر

مهیار عنصری ۹۶۳۲۰۹۳

تاریخ تحویل : ۱۴۰۰/۰۲/۲۱


سوال اول

در این سوال از دو ماژول `uart_sender` و `uart_reciever` استفاده می کنیم. در ماژول `uart_sender` یک شیفت رجیستر ۱۰ بیتی تعریف می کنیم و با یک شدن ورودی `Start`، داده ورودی را در فریم `uart` قرار می دهیم به این گونه در `LSB` بیت صفر و سپس ۸ بیت داده و سپس در `MSB` بیت یک را می گذاریم و هر بار `LSB` را به خروجی فرستنده میفرستیم و عملیات شیفت را انجام می دهیم تا داده ها به طور سریال از فرستنده خارج شوند. همچنین اگر `Start` صفر شود شروع به وارد کردن ۱ به درون رجیستر می کنیم تا `idle` بودن خط را نشان دهیم.

در ماژول گیرنده، با دریافت بیت صفر، عملیات شروع می شود و در یک رجیستر ۸ بیتی هر بار داده جدید را از چپ وارد می کنیم و هنگامی که ۸ داده دریافت کردیم، `Start` صفر می شود و همچنین `Data_Valid` که نشان دهنده صحت و اعتبار داده خروجی گیرنده است، یک می شود.

در ماژول اصلی، از هر دو `Instance` میگیریم و در تست بنچ در یک حلقه `always`، خروجی `Tx` فرستنده را به ورودی `Rx` گیرنده متصل می کنیم.

همچنین در `Planahead` عملیات `Pin Assignment` را طبق خواسته صورت سوال انجام می دهیم.



سوال دوم

همان گونه که در صورت سوال خواسته شده است ، از طریق IP Core Generator دو حافظه RAM و ROM را می سازیم و فایل .coe را در ROM ساخته شده فراخوانی می کنیم. همچنین از فرستنده و گیرنده ساخته شده در سوال قبل هم Instance می گیریم. بنا به توضیحات صورت سوال ، خروجی douta از ROM را به عنوان ورودی به فرستنده UART می دهیم. خروجی فرستنده را در تست بنچ به ورودی گیرنده متصل می کنیم و خروجی گیرنده را به عنوان ورودی به حافظه دیگر یعنی RAM می دهیم.

با گذاشتن شمارنده که هر ۱۲۵۰ کلاک یک بار toggle شود تا بتوانیم کلاکی به اندازه ۱/۲۵۰۰ کلاک اصلی که ۲۴ مگاهرتز است تولید کنیم ، به کلاک دلخواه برای فرستنده و گیرنده می رسیم. اگر خروجی valid گیرنده یک باشد و لبه مثبت کلاک ۹۶۰۰ بیاید شمارنده ای به نام counter_finish یکی زیاد می شود. هرگاه این شمارنده به ۸ برسد (تعداد داده ها) خروجی Finished که حاکی از پایان عملیات است یک می شود.

با یک شدن ورودی Start ، یک فلگ و همچنین ورودی Start_Transmit فرستنده UART یک می شوند. با یک شدن فلگ ، شمارنده ای شروع به شمارش می کند و هر بار که به ۱۱ رسید ، پایه آدرس ROM یکی زیاد می شود و هرگاه که خروجی صحت گیرنده یک شود ، پایه آدرس RAM یکی زیاد می شود. همچنین هرگاه خروجی Finished یک شود و خروجی RAM و ROM با هم برابر شوند خروجی LED یک می شود. در نهایت طبق خواسته صورت سوال ، Pin Assignment را در Plan Ahead انجام می دهیم.

به طور کلی می توانیم بگوییم در این مازول اصلی ، داده هایی که از پیش به ROM داده بودیم به فرستنده منتقل می شود و از فرستنده راهی خارج شده و توسط گیرنده دریافت می شوند و به عنوان ورودی به حافظه RAM منتقل می شوند و در نهایت با مقایسه خروجی RAM و ROM میتوانیم از صحت عملکرد مطلع شویم.



سوال سوم

در این سوال هم ماژول های فرستنده و گیرنده ای که در سوال اول نوشتیم را فراخوانی می کنیم. همان گونه که در صورت سوال آمده ، ابتدا داده ۸ بیتی ورودی را به عنوان ورودی به فرستنده UART می دهیم ، سپس خروجی Tx این فرستنده را به عنوان ورودی به بلوک تفاضلی OBUFDS که Primitive خروجی تفاضلی Spartan 6 است می دهیم. در تست پنج خروجی این بلوک را به ورودی IBUFDS که Primitive ورودی تفاضلی است می دهیم و در نهایت خروجی این Primitive را به عنوان ورودی به Rx گیرنده UART می دهیم. در تست پنج هم در یک لبه منفی کلاک ، Start را یک می کنیم و داده را می دهیم و سپس در کلاک بعدی Start را صفر می کنیم.

برای انجام Pin Assignment هم باید توجه را جلب کنیم که برای انجام درست Pin Assignment باید ورودی های IBUFDS را به زوج ورودی های تفاضلی که در جدول آمده است ، بدهیم که در اینجا به طور مثال از P118 و P119 استفاده شده است. حتما باید IB که پایه منفی است به پورت های منفی مثل P118 ، P116 ، P114 و P111 داده شود و IRx هم که پایه مثبت است باید به پورت های مثبت یعنی P119 ، P117 ، P115 و P112 داده شود. همچنین در تست تاپ ماژول باید حواسمان را جمع کنیم که هر پورت خروجی OBUFDS را به پورت ورودی هم علامت خودش در IBUFDS متصل کنیم.

